Organisasi arsitektur dan komputer (tgs 4 part 2)

 PIPELINE  DAN  RISC

Pipeline:
Mesin yang  melaksanakan beberapa komputasi yang berbeda secara bersama-sama, namun pada saat itu setiap komputasi akan berada dalam tahapan eksekusi yang berbeda

KATEGORI  PIPELINE

1. Pipeline Unit Arithmetic
•    Berguna untuk operasi vektor

2. Pipeline Unit Instruction
•    Berguna untuk komputer yang mempunyai set instruksi yang sederhana

TEKNIK  DASAR  YANG  DIGUNAKAN  DALAM  MERANCANG  SUPERKOMPUTER  DAN  RISC

1. Pendekodean instruksi pipelined
2. Beberapa unit fungsional pipelined yang beroperasi secara bersamaan
3. Bank memori interleaved tak sinkron
4. Cache instruksi dan data independen
5. Sejumlah bus untuk mentransfer data,  alamat dan signal control

PEMROSESAN VEKTOR LEBIH CEPAT DARIPADA PEMROSESAN SKALAR

1. Berkurangnya kontensi memori karena adanya akses memori yang lebih sedikit
2. Berkurangnya pendekodean instruksi
3. Tingkah lakunya bisa diramalkan, hal ini khususnya penting bagi:
•    Pengindeksan implicit dan akses memori
•    Pencabangan implisit

REDUCED INSTRUCTION SET COMPUTER (RISC)

Fitur Utama:
•    General Purpose Register dalam jumlah yang amat banyak
•    Menggunakan teknologi compiler untuk mengoptimalisasikan penggunaan register
•    Instuction Set yang sedikit dan sederhana
•    Pendekatan umum dalam instruksi pipeline
•    Memimpin untuk: Set eksekusi yang besar dan lebih banyak mode pengalamatan

KARAKTERISTIK  RISC

•    Satu instruksi per siklus
•    Operasi register to register
•    Mode pengalamatan yang sederhana
•    Format instruksi yang sederhana
•    Desain hardwired (tanpa microcode)
•    Format instruksi yang fix
•    Proses compile yang cepat

PIPELINING  PADA  RISC

•    Terdapat berbagai macam instruksi pada register to register
•    Siklus Instruksi memiliki 2 Fase:

1. I : Instruction Fetch (Pengambilan Instruksi)
2. E : Execute (Melakukan operasi ALU dengan register input dan output

•    Operas iLoad dan Store memiliki 3 Fase:

1. I : Instruction Fetch
2. E : Execute (Menghitung alamat memori)
3. D : Memory (Operasi register ke memori atau memori ke register)

OPTIMALISASI  PIPELINE

Percabangan yang dikenal Delay Branch
1. Tidak akan ada efeknya sampai suatu eksekusi instruksi selesai
2. Instruksi percabangan akhirnya mengalami delay